Attorney's Docket No.: 12732-181001 / US6768/6922

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Hajime Kimura Art Unit: Unknown Serial No.: New Application Examiner: Unknown

Filed: November 25, 2003

Title : CURRENT DRIVING CIRCUIT AND DISPLAY DEVICE USING THE

CURRENT DRIVING CIRCUIT

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

TRANSMITTAL OF PRIORITY DOCUMENTS UNDER 35 USC §119.

Applicant hereby confirms his claim of priority under 35 USC §119 from the following applications:

Japan Application No. 2002-348673 filed November 29, 2002 Japan Application No. 2003-019240 filed January 28, 2003

A certified copy of each application from which priority is claimed is submitted herewith. Please apply any charges or credits to Deposit Account No. 06-1050.

Respectfully submitted,

Date: November 25, 2003

Reg. No. 37,640

Customer No. 26171
Fish & Richardson P.C.
1425 K Street, N.W., 11th Floor
Washington, DC 20005-3500
Telephone: (202) 783-5070
Facsimile: (202) 783-2331

40190094.doc



日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 1月28日

出願番号 Application Number:

特願2003-019240

[ST. 10/C]:

[J P 2 0 0 3 - 0 1 9 2 4 0]

出 願 人 Applicant(s):

株式会社半導体エネルギー研究所

特許庁長官 Commissioner, Japan Patent Office 2003年 9月 2日





【書類名】

特許願

【整理番号】

P006922

【提出日】

平成15年 1月28日

【あて先】

特許庁長官 殿

【国際特許分類】

G09G 3/32

【発明者】

【住所又は居所】

神奈川県厚木市長谷398番地 株式会社半導体エネル

ギー研究所内

【氏名】

木村 肇

【特許出願人】

【識別番号】

000153878

【氏名又は名称】

株式会社半導体エネルギー研究所

【代理人】

【識別番号】

100086368

【弁理士】

【氏名又は名称】

萩原 誠

【先の出願に基づく優先権主張】

【出願番号】

特願2002-348673

【出願日】

平成14年11月29日

【手数料の表示】

【予納台帳番号】

041793

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9812261

【プルーフの要否】

要



【書類名】 明細書

【発明の名称】 電流駆動回路及びこれを用いた表示装置

【特許請求の範囲】

【請求項1】 駆動対象回路のノードに信号線を介して信号電流を供給する 電流駆動回路において、

前記信号線を介して前記ノードにプリチャージ電圧を供給するプリチャージ手 段を設け、

前記プリチャージ手段は、前記信号電流の供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を有することを特徴とする電流駆動回路。

【請求項2】 請求項1に記載の電流駆動回路において、

前記プリチャージ手段は、前記プリチャージ電圧を前記駆動対象回路に前記信 号電流を供給した時の定常状態下の前記ノードのノード電位に等しい値又はそれ に準ずる値に設定する設定手段を有することを特徴とする電流駆動回路。

【請求項3】 請求項1に記載の電流駆動回路において、

前記プリチャージ手段は、前記プリチャージ電圧を複数設定する複数設定手段と、前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有することを特徴とする電流駆動回路

【請求項4】 駆動対象回路のノードに信号線を介して信号電流を供給する 電流駆動回路において、

前記ノード及び前記信号線にプリチャージ電圧を供給するプリチャージ回路と

前記信号電流を前記プリチャージ回路に供給して前記プリチャージ電圧を発生させる発生手段と、

前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする電流駆動回路。

【請求項5】 駆動対象回路のノードに信号線を介して信号電流を供給する



前記ノードにプリチャージ電圧を供給するプリチャージ回路と、

前記信号電流に対応する電流を前記プリチャージ回路に供給して前記プリチャージ電圧を予め発生させておき、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする電流駆動回路。

【請求項6】 請求項4又は5に記載の電流駆動回路において、

前記駆動対象回路は第1の駆動素子を含み、前記プリチャージ回路は第2の駆動素子を含み、

前記第1及び前記第2の駆動素子は同サイズ又はそれに準ずるサイズであることを特徴とする電流駆動回路。

【請求項7】 請求項4乃至6のいずれかに記載の電流駆動回路において、 前記プリチャージ電圧をインピーダンス変換用アンプを介して前記ノード及び 前記信号線に供給する手段を有することを特徴とする電流駆動回路。

【請求項8】 請求項4乃至7のいずれかに記載の電流駆動回路において、 前記プリチャージ電圧を複数設定する複数設定手段と、

前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有することを特徴とする電流駆動回路。

【請求項9】 請求項1乃至8のいずれかに記載の電流駆動回路において、前記プリチャージ電圧を前記ノード及び前記信号線に供給するプリチャージ期間Tbを前記信号線の配線抵抗R」と寄生容量C」とに基づき

 $T_b = 1 / (R_L \times C_L)$

に設定する手段を有することを特徴とする電流駆動回路。

【請求項10】 請求項9に記載の電流駆動回路において、

前記信号電流の前記駆動対象回路への供給期間Taが

 $T_a < T_b$

の関係にある場合には、

 $T_a T_b$

に設定する手段を有することを特徴とする電流駆動回路。

【請求項11】 画像情報が電流線を介して電流の形で与えられる画像回路と、

前記画像情報を信号電流として前記電流線に供給する電流駆動回路とを具備した表示装置において、

前記電流駆動回路は、

前記画像情報に応じた信号電流をノードから前記電流線に供給するソースドライバ電流源と、

前記ノード及び前記電流線にプリチャージ電圧を供給するプリチャージ回路と

前記信号電流の供給に先立って前記ノード及び前記電流線に前記プリチャージ 電圧を供給する供給手段とを有することを特徴とする表示装置。

【請求項12】 請求項11に記載の表示装置において、

前記プリチャージ電圧をインピーダンス変換用アンプを介して前記電流線に供 給する手段を有することを特徴とする表示装置。

【請求項13】 画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と

前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、

・前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージ するプリチャージ回路を前記ソースドライバ回路に内蔵したことを特徴とする表 示装置。

【請求項14】 請求項13に記載の表示装置において、

前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択 的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子 を含むことを特徴とする表示装置。

【請求項15】 請求項13又は請求項14に記載の表示装置において、

前記プリチャージ電圧をインピーダンス変換用アンプを介して前記信号線に供 給する手段を有することを特徴とする表示装置。 【請求項16】 画像情報を信号電流として伝送する信号線と、

前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と、

前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、

前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージ するプリチャージ回路を前記ソースドライバ回路に内蔵し、

前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択 的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子 を含み、

前記第1及び前記第2の駆動素子は同サイズ又はそれに準ずるサイズであることを特徴とする表示装置。

【請求項17】 請求項13乃至16のいずれかに記載の表示装置において

前記プリチャージ電圧を、前記第1又は前記第2の駆動素子に前記信号電流を 供給した時の定常状態下の電圧に等しい値又はそれに準ずる値に設定する手段を 有することを特徴とする表示装置。

【発明の詳細な説明】

(0001)

【発明の属する技術分野】

本発明は電流駆動回路とこれを用いた表示装置に係り、特に電流によって輝度が変化する電流駆動型発光素子を画素の表示素子として用いるアクティブマトリックス型表示装置の画素回路やソースドライバ回路に用いられる電流駆動回路に関する。

[00002]

【従来の技術】

近年画素の表示素子として発光ダイオード(LED)などの発光素子を用いた 、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示 装置に用いられる発光素子としては、有機発光ダイオード(OLED)が注目を 集めており、有機ELディスプレイなどに用いられるようになってきている。

OLEDなどの発光素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で応答速度が速い等の利点がある。また発光素子の輝度は、そこを流れる電流値によって制御される。

[0003]

このような自発光型の発光素子を用いた表示装置では、その駆動方式として単純マトリックス方式とアクティブマトリックス方式とが知られているが、前者は構造は簡単であるが、大型かつ高輝度のディスプレイの実現が難しい等の問題があり、近年は発光素子に流れる電流を画素回路内部に設けた薄膜トランジスタ(TFT)によって制御するアクティブマトリックス方式の開発が盛んに行われている。

[0004]

このようなアクティブマトリックス方式の表示装置の場合、駆動TFTのバラッキにより発光素子に流れる電流が変化し輝度がばらついてしまうという問題があった。

このようなアクティブマトリックス方式の表示装置の場合、画素回路100には発光素子に流れる電流を駆動する駆動TFTが用いられており、これらの駆動TFTの特性がばらつくことにより発光素子に流れる電流が変化し、輝度がばらついてしまうという問題があった。そこで画素回路内の駆動TFTの特性がばらついても発光素子に流れる電流は変化せず、輝度のバラツキを抑えるための種々の回路が提案されている。

[0005]

【特許文献1】

特表2002-517806号公報

【特許文献2】

国際公開第01/06484号パンフレット

【特許文献3】

特表2002-514320号公報

【特許文献4】

国際公開第02/39420号パンフレット

[0006]

特許文献1乃至4は、いずれもアクティブマトリックス型表示装置の構成を開示したもので、特許文献1乃至3には、画素回路内に配置された駆動TFTの特性のバラツキによって発光素子に流れる電流が変化しないような回路構成が開示されている。また特許文献4には、ソースドライバ回路内のTFTのバラツキによる駆動電流の変化を抑制するための回路構成が開示されている。

[0007]

図30は、特許文献1に開示されている従来のアクティブマトリックス型表示 装置の一例を示す回路図である。

この表示装置は、マトリックス状に配置された複数の画素回路100と、この画素回路100を駆動するためのソースドライバ回路200とから構成されており、画像情報に応じた信号レベルを有する信号電流を画素毎に信号線20から供給し、この信号電流に比例する駆動電流を電源線30から画素回路100内の発光素子40に供給するように構成されている。

[(8000)]

画素回路100は、電流駆動型発光素子であるOLED40と、制御線10cの制御信号に応じてON、OFFする発光TFT52と、制御線10bの制御電圧に応じてON、OFFし、信号線に供給される画像情報に応じた電流レベルを有する信号電流を通過させる選択TFT51と、電源線30bの駆動電流を供給する駆動TFT50と、駆動TFT50のゲートとソースとの間に接続された保持容量60と、制御線10aの制御信号に応じTON、TFT50のゲートとドレインとを選択的に接続する保持TFT53とから構成されている。また、ソースドライバ回路200は、画像情報に応じた信号レベルを有する信号電流Ivide a0を出力する画像信号入力電流源70を有している。

[00009]

次に、その回路動作を説明する。

まず、図31に示すように、保持TFT53と選択TFT51とを制御線10 a,10bに印加される制御電圧によりONとする。すると、画像信号入力電流



この時、駆動TFT50のゲート・ソース間には、信号電流 I_{video} が流れるのに必要なゲート・ソース間電圧 V_{gs} がかかり、この電圧は保持容量 60 に保持される。保持容量 60 に電圧は保持され、定常状態に達すると保持TFT53 には電流は流れなくなる。

[0010]

次に図32に示すように、保持TFT53をOFFとする。

すると、ゲート・ソース間電圧 V_{gs} は保持容量 60 に保持され、この保持電 EV_{gs} により駆動 TFT50 には信号電流 I_{video} が流れ続けることになる。その後、図 33 に示すように選択 TFT51 を OFF にし、発光 TFT52 を ON にする。すると、信号電流 I_{video} が OLED40 に流れ始める。

$\{0011\}$

ここで、駆動TFT50のドレイン・ソース間電圧 V_{ds} は、図32の場合と図33の場合とではその値が異なってくる。しかし、駆動TFT50が飽和領域で動作している場合には、ソース・ドレイン間電圧 V_{ds} が変わってもゲート・ソース間電圧 V_{gs} は同じである限り、同一の電流 I_{video} が流れる。したがって、OLEDの特性が劣化して電流電圧特性が変化しても、常にOLEDに流れる電流は一定となるため、輝度は劣化しにくいという利点がある。

また、駆動TFT50のドレイン・ソース間電圧が変化しても、保持容量60 に保持される電圧は一定であるかぎり常に同一の電流が流れるため、駆動TFT 50の製造上のバラツキによって信号電流が変化するという問題もない。

[0012]

以上の例は、画素回路内でのOLED40や駆動TFT50のバラツキによる信号電流の変化を補正するための技術に関するものであるが、ソースドライバ回路内においても同一の問題が発生する。

特許文献4には、ソースドライバ回路内でのTFTの製造上のバラツキによる信号電流の変化を防止するための回路構成が開示されている。

[0013]

【発明が解決しようとする課題】

このように、従来の電流駆動回路やこれを用いた表示装置においては、信号電流とTFTを駆動するための電流あるいは信号電流と発光時に発光素子に流れる電流とが等しいか、あるいは比例関係を保つように構成されている。

従って、発光素子を駆動するための駆動TFTの駆動電流が小さい場合や、発 光素子で暗い階調の表示を行おうとする場合、信号電流もそれに比例して小さく なってしまう。また、一般に信号電流を駆動TFTや発光素子に供給するために 用いられる配線の寄生容量は極めて大きいため、信号電流が小さいと配線の寄生 容量を充電する時定数が大きくなり、信号書き込み速度や素子駆動速度が遅くなってしまうという問題点がある。

本発明は上述した課題を解決するためになされたもので、信号電流が小さな場合であっても信号の書き込み速度や素子駆動速度を向上させることのできる電流 駆動回路及びこれを用いた表示装置を提供することを目的とする。

$\{0014\}$

【課題を解決するための手段】

本発明では、電流源を有する回路内に信号を書き込む対象の駆動対象回路の回路構成と同様な回路(プリチャージ回路)を形成する。

このプリチャージ回路において、信号書き込み時において定常状態になった時の信号線に加わる電圧を決定する。仮にその電圧を V_p とすると、この電圧をプリチャージ電圧として信号電流を信号線に供給するに先立って、プリチャージ電圧として電圧 V_p を加えるようにする。

[0015]

このプリチャージ電圧 V_p の印加時には、信号線には一定電流ではなく大きな電流が流れるため、急速に信号線の電位がプリチャージ電圧 V_p に充電される。その後、信号線に画像情報に応じた電流レベルを有する信号電流を印加する。これにより、バラツキの影響を除去し、正確な信号を駆動対象回路に入力することができる。また、予め信号線の電位がプリチャージ電圧 V_p に充電されているため、信号電流の大きさは小さくても信号を書き込む速度が遅くなることはない。

[0016]

なお、信号線に印加する信号電流は、画像情報に応じた電流レベルを有するとは、限定されない。必要な大きさの電圧でプリチャージを行い、必要な電流レベルを有する電流を印加すればよい。

$[0\ 0\ 1\ 7]$

また、プリチャージ電圧は、駆動対象回路の回路構成と同様な回路 (プリチャージ回路) のみに従って決定されるものではない。別の手段を用いて、プリチャージ電圧を決定してもよい。

[0018]

なお、このような回路の構成や、その手法(駆動方法)は、表示装置だけでな く、さまざまな回路に適用することが出来る。

[0019]

本発明の電流駆動回路は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記信号線を介して前記ノードにプリチャージ電圧を供給するプリチャージ手段を設け、前記プリチャージ手段は、前記信号電流の供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を有することを特徴とする。

[0020]

前記電流駆動回路において、前記プリチャージ手段は、前記プリチャージ電圧を前記駆動対象回路に前記信号電流を供給した時の定常状態下の前記ノードのノード電位に等しい値又はそれに準ずる値に設定する設定手段を有することが出来る。

また前記電流駆動回路において、前記プリチャージ手段は、前記プリチャージ電圧を複数設定する複数設定手段と、前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線に前記プリチャージ電圧を供給する選択供給手段を有することも出来る。

[0021]

さらに、本発明は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記ノード及び前記信号線にプリチャージ電圧を供給するプリチャージ回路と、前記信号電流を前記プリチャージ回路に供給して前記

プリチャージ電圧を発生させる発生手段と、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

[0022]

また、本発明は、駆動対象回路のノードに信号線を介して信号電流を供給する電流駆動回路において、前記ノードにプリチャージ電圧を供給するプリチャージ回路と、前記信号電流に対応する電流を前記プリチャージ回路に供給して前記プリチャージ電圧を予め発生させておき、前記信号電流の前記駆動対象回路への供給に先立って前記ノード及び信号線に前記プリチャージ電圧を供給する供給手段とを有することを特徴とする。

[0023]

前記電流駆動回路において、前記駆動対象回路は第1の駆動素子を含み、前記 プリチャージ回路は第2の駆動素子を含み、前記第1及び前記第2の駆動素子は 同サイズ又はそれに準ずるサイズであることが出来る。

さらに、前記電流駆動回路において、前記プリチャージ電圧をインピーダンス 変換用アンプを介して前記ノード及び前記信号線に供給する手段を有することも 出来る。

また、前記電流駆動回路において、前記プリチャージ電圧を複数設定する複数 設定手段と、前記信号電流の大きさに応じて選択的に前記ノード及び前記信号線 に前記プリチャージ電圧を供給する選択供給手段を有することも出来る。

[0024]

前記プリチャージ電圧を前記ノード及び前記信号線に供給するプリチャージ期間 T_b を前記信号線の配線抵抗 R_L と寄生容量 C_L とに基づき、 $T_b=1$ / (R_L) × C_L)に設定する手段を有することが出来る。

前記信号電流の前記駆動対象回路への供給期間 T_a が T_a < T_b の関係にある場合には、 T_a = T_b となるように設定する手段を有することが出来る。

[0025]

また、本発明は、画像情報が電流線を介して電流の形で与えられる画像回路と 、前記画像情報を信号電流として前記電流線に供給する電流駆動回路とを具備し た表示装置において、前記電流駆動回路は、前記画像情報に応じた信号電流をノードから前記電流線に供給するソースドライバ電流源と、前記ノード及び前記電流線にプリチャージ電圧を供給するプリチャージ回路と、前記信号電流の供給に 先立って前記ノード及び前記電流線に前記プリチャージ電圧を供給する供給手段 とを有することを特徴とする。

[0026]

前記表示装置において、前記プリチャージ電圧をインピーダンス変換用アンプ を介して前記電流線に供給する手段を有することが出来る。

さらに、本発明は、画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と、前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージするプリチャージ回路を前記ソースドライバ回路に内蔵したことを特徴とする。

[0027]

前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択 的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子 を含むことが出来る。

前記プリチャージ電圧をインピーダンス変換用アンプを介して前記信号線に供給する手段を有することも出来る。

[0028]

さらに、画像情報を信号電流として伝送する信号線と、前記信号電流に比例する駆動電流を電源線から供給する第1の駆動素子とを含む画素回路と、前記信号電流を前記信号線に供給する画像信号入力電流源を含むソースドライバ回路とを具備した表示装置において、前記信号電流を前記信号線に供給するに先立って、前記信号線をプリチャージするプリチャージ回路を前記ソースドライバ回路に内蔵し、前記プリチャージ回路は、前記画像信号入力電流源と前記電源線との間に選択的に接続され前記信号電流に応じたプリチャージ電圧を出力する第2の駆動素子を含み、前記第1及び前記第2の駆動素子は同サイズ又はそれに準ずるサイ

ズとすることも出来る。

前記プリチャージ電圧を、前記第1又は前記第2の駆動素子に前記信号電流を 供給した時の定常状態下の電圧に等しい値又はそれに準ずる値に設定する手段を 有することも出来る。

[0029]

【発明の実施の形態】

以下、本発明の実施の形態を実施例に基づいて詳細に説明する。

図16は本発明の電流駆動回路の動作原理を説明するための図である。

電流駆動回路は、駆動対象回路 1 5 0 のノード P に信号線 4 0 0 を介して信号 電流源 3 0 0 から信号電流 I を供給するように構成されている。

駆動対象回路 150 は薄膜トランジスタ T_{r1} とそのゲート・ソース間に接続された保持容量 C とゲート・ドレイン間を開閉可能に制御するスイッチ S W_1 とから構成され、トランジスタ T_{r1} のドレインはノード P において信号線 400 と接続されている。

[0030]

なお、1本の信号線に複数の駆動対象回路150が接続されている場合は、ノードPと信号線400との間に切り替え用のスイッチを設ければ良い。ただし、切り替え用のスイッチの配置は、信号電流の導通と非導通を制御できる場所であれば、どこに配置してもよい。

信号電流源 300 からは信号電流 I がスイッチ SW_2 を介して信号線 400 に供給される。また信号線 400 はスイッチ SW_3 を介してプリチャージ回路 50 のに接続されている。プリチャージ回路 500 は種々の回路構成が可能であり駆動対象回路 150 に信号電流 I が供給され、定常状態になった時のノード P のノード電位とほぼ等しい値のプリチャージ電圧 V_D を供給する。

[0031]

図9は図16の動作をプリチャージを行わない場合と比較して説明するための 図である。

図9 (A) に示すようにスイッチ SW_1 をONし、ノードPに対してプリチャージを行うことなく信号電流 I_0 を駆動対象回路に供給すると、トランジスタT

 r_1 に電流 I_1 が、保持容量 Cに電流 I_2 が流れる。図 9 (C)は、駆動対象回路に流れる電流 I_1 , I_2 の時間変化の関係を示す図である。また図 9 (D)は、時間に対するノード Pでの電圧変化を示す図である。なお、 V_{th} はトランジスタ T_{r_1} のスレッショルド電圧(しきい値電圧)を示すものである。

このように、ノードPの電位が定常状態になって一定電圧になるまでの時間が非常に長くなってしまう。これは信号線 400やトランジスタ T_{r1} の寄生容量が大きく、これを充電するのに時間がかかるためである。そのため、信号電流 I_{00} の大きさが小さければ、ノードPの電位を変化させるのに必要な電荷の供給量が減ってしまう。そうすると、信号線 400やトランジスタ T_{r1} の寄生容量の充電は、より多くの時間がかかってしまう。反対に、信号電流 I_{00} の大きさが大きければ、ノードPの電位を変化させるのに必要な電荷の供給量が多くなる。そのため、信号線 400やトランジスタ T_{r1} の寄生容量の充電は、より短い時間で終わることになる。

[0032]

図9(B)は、スイッチSW3をONして、プリチャージ回路500を用いて 定常状態になった時のノードPの電位よりわずかに低いプリチャージ電圧 V_p を 用いてノードPを予めプリチャージした後に、スイッチSW2をONして、スイッチSW3をOFFして、信号電流 I_0 を信号線400を介してノードPに供給 する場合の電流駆動回路を示している。また図9(E)は、その時の時間変化に 対する駆動対象回路のノードPの電圧変化を示している。

[0033]

なお、図9(E)では、本来は、プリチャージ電圧は、定常状態になった時の ノードPの電位と同電位にすることが望ましい。ただし、同電位になっていなく ても、定常状態の電位に準ずる電位にプリチャージすることは、定常状態になる までの時間を少しでも短縮できるため、有益である。つまり、プリチャージ電圧 が、プリチャージする前のノードPの電位よりも、定常状態になった時のノード Pの電位に近ければ、プリチャージすることは、効果があると言える。

[0034]

プリチャージ時にはスイッチ SW_1 とスイッチ SW_3 とをONし、プリチャー

ジ電圧 V_p をノード P に供給する。次いでノード P がプリチャージ電圧 V_p の電位に上昇した時点で、スイッチ S W_3 を O F F し、スイッチ S W_2 を O N して信号電流 I_0 をノード P に供給する。すると、トランジスタ I_{r_1} は短時間 I_r で定常状態に移行する。従って、図 I_r I_r

[0035]

このように、信号電流の供給に先立ってノードPや信号線 400にプリチャージ電圧 V_p を供給するプリチャージ期間を設け、このプリチャージ期間終了後に信号電流 I_0 を供給するようにすれば信号電流が小さくても信号書き込み速度を速くすることができる。

[0036]

なお、定常状態になった時のノードPの電位は、信号電流 I_0 の大きさや、トランジスタ I_{r1} の特性(移動度、しきい値電圧など)やサイズ(ゲート幅W、ゲート長 I_{r1} に依存する。したがって、前述した個々のパラメータに見合ったプリチャージ電圧 I_{r1} を用いて、プリチャージすることが望ましい。なぜなら、定常状態になった時のノードPの電位とプリチャージ電圧 I_{r1} とが、ずれていれば、定常状態になるまでに、余分な時間がかかってしまうからである。最も望ましいのは、プリチャージ電圧を、定常状態になった時のノードPの電位と同電位にすることである。その場合は、プリチャージが終了すれば、それと同時に、定常状態となるからである。よって、信号電流 I_{r1} の大きさが変われば、それに合わせて、プリチャージ電圧を最適な値に変えることが望ましい。

[0037]

なお、図9(D)では、ノードPの電位は、最初は低電位にあり、その後、電位が高くなって定常状態になる場合を示しているが、最初に高電位にあり、その後、電位が低くなって定常状態になることもある。その場合は、保持容量Cの電荷は、トランジスタ T_{r1} を通って、放電されていく。そして、ノードPの電位が低くなっていき、定常状態に到達する。ただし、信号電流 I_0 の大きさが非常に小さい値の場合は、ノードPの電位が低くなってくると、トランジスタ T_{r1} のゲート・ソース間電圧が小さくなるので、ソース・ドレイン間を流れる電流値

[0038]

なお、図16や図9に示した図は、本発明の概念を示したものであるため、実際の回路は、この構成に限定されない。例えば、各スイッチの配置場所や、各スイッチの有無、保持容量Cの配置場所や、各保持容量Cの有無などは、この構成に限定されない。また、電流の流れる向きやトランジスタの極性も、この構成に限定されない。また、信号電流源300の個数や、プリチャージ回路500の個数も、この構成に限定されない。容易に、別の構成に変形することが出来る。例えば、保持容量Cは配置しなくてもよいし、スイッチSW $_1$ をなくして、ドレイン端子とゲート端子を短絡させてもよい。また、保持容量Cは、ゲート端子とソース端子とに接続されているが、ゲート端子と、何か別の配線と接続されていてもよい。

[0039]

なお、図16や図9では、プリチャージ電圧をノードPに供給してから、信号電流を供給しているが、これに限定されない。別のプリチャージ手法と組み合わせてもよい。例えば、プリチャージ電圧を供給した後、別のプリチャージを行い、その後、信号電流を供給してもよい。または、複数のプリチャージ電圧を順次供給した後、信号を供給してもよい。

[0040]

図17は、本発明の他の実施例を示す電流駆動回路の回路図である。図17は、図16に示したプリチャージ回路500に関して、具体的な構成の一例を示した図である。

前述したように、プリチャージ電圧 V_p は定常状態でのノードPの電位とは等しくないがこれに近い電圧に設定することができる。このプリチャージ電圧 V_p は信号電流 Iの大きさによって適切な値を定めることができるため、プリチャージ電圧 V_p を信号電流 Iの大きさに応じて複数設定して選択的にノードPに供給するようにしたのが図 1 7 の回路である。

[0041]

例えば、信号電流 I が $0 \sim 1$ 0 m A の時にはプリチャージ電圧 $V_{p 1}$ を与え、 1 0 m $A \sim 2$ 0 m A の時はプリチャージ電圧 $V_{p 2}$ を与え、 2 0 m $A \sim 3$ 0 m A の時にはプリチャージ電圧 $V_{p 3}$ を与えるように設計し、これらのプリチャージ電圧を与えるプリチャージ回路を端子 A , B , C に接続するように構成しておく。 そして、切り替え回路 5 0 1 を用いて信号電流 I の大きさに従って S W_{4} 乃至 S W_{6} を逐次切り替えて、ノード P に供給するようにすれば良い。

[0042]

なお、前述したように、信号電流 I の大きさが変われば、最適なプリチャージ電圧(つまり、定常状態になったときのノード P の電位)も変わる。したがって、例えば、 $10\,\mathrm{mA}\sim20\,\mathrm{mA}$ の時に与えるプリチャージ電圧 V_{p2} の大きさは、信号電流 I が $10\,\mathrm{mA}$ の時に最適なプリチャージ電圧(定常状態になったときのノード P の電位)と、信号電流 I が $20\,\mathrm{mA}$ の時に最適なプリチャージ電圧との間に属する大きさになっていることが望ましい。

[0043]

例えば、プリチャージ電圧 V_{p2} の大きさは、 $10\,\mathrm{mA}$ の時に最適なプリチャージ電圧と $20\,\mathrm{mA}$ の時に最適なプリチャージ電圧との中間値の電圧でも良いし、 $10\,\mathrm{mA}$ の時に最適なプリチャージ電圧でも良いし、 $20\,\mathrm{mA}$ の時に最適なプリチャージ電圧でも良いし、 $20\,\mathrm{mA}$ の時に最適なプリチャージ電圧でもよい。ただし、信号電流の大きさが小さい方のプリチャージ電圧(この場合には $10\,\mathrm{mA}$ のときの最適なプリチャージ電圧)にすることが望ましい。なぜなら、信号電流が小さい場合は、前述したように、保持容量 Cの電荷は、C0のである。

[0044]

なお、図17では、端子A、B、Cという3つを用いて、プリチャージ電圧を

供給しているが、これに限定されない。端子の個数はどのような値をとってもよい。

[0045]

また、なお、端子A,B,Cに接続する場合、その電流の範囲は、必ずしも、等間隔にする必要はない。例えば、信号電流 I が $0 \sim 5$ m A の時にはプリチャージ電圧 V_{p} 1 を与え、5 m A ~ 1 5 m A の時はプリチャージ電圧 V_{p} 2 を与え、1 5 m A ~ 3 0 m A の時にはプリチャージ電圧 V_{p} 3 を与えるようにしてもよい。このように、信号電流が小さい場合は、その電流範囲を細かく分割して、プリチャージ電圧を供給することが望ましい。なぜなら、信号電流が小さい場合は、定常状態になるまでに、より多くの時間がかかってしまうからである。そのため、プリチャージ電圧の刻み値を小さくして、定常状態になったときのノード P の電位と、プリチャージ電圧との差を、出来るだけ小さくすることが望ましい。

[0046]

なお、図17は、図9、図16で説明した構成の一部を、より詳しくした場合の一例を示した図である。したがって、図9、図16で説明した内容は、ここでも、適用できる。

[0047]

図1は、本発明に係る電流駆動回路の一実施例を示す図で、(A)はその回路図を、(B)はプリチャージ動作を説明する図、また(C)は電流入力時の動作を説明する図である。つまり、図1は、図16に示したプリチャージ回路500に関して、図17とは異なる、具体的な構成の一例を示した図である。

[0048]

本実施例の場合、駆動対象回路 150 内のトランジスタ T_{r1} のサイズとほぼ同様のサイズ(もしくは、ゲート幅Wとゲート長Lの比率:W/L)を持ち、同じ導電型のダミートランジスタ T_{r2} を用いてプリチャージ回路 500 を構成する。このように構成することにより、プリチャージ回路

500 に信号電流源 300 から信号電流が供給されて発生するプリチャージ電圧 V_p の大きさが、駆動対象回路 150 に信号電流が供給されて定常状態になった 時のノード P の電位とほぼ等しくなる。

このように、プリチャージ電圧 V_p を駆動対象回路 150 に信号電流が供給された時の定常状態下のノードPのノード電位とほぼ等しい値に設定することにより書き込み速度を一層向上させることができる。

[0049]

プリチャージ動作時には、図1(B)に示すようにスイッチ SW_4 及びスイッチ SW_5 を閉じ(ONし)、プリチャージ回路500に信号電流を供給する。これによりプリチャージ電圧 V_p がダミートランジスタ T_r_2 のドレインに発生し、スイッチ SW_4 が閉じているため信号線400は信号電流300により寄生容量などが充電され、その電位はプリチャージ電圧 V_p に達する。この状態に達した後にスイッチ SW_4 とスイッチ SW_5 とをOFFし、スイッチ SW_3 をONする。さらに、駆動対象回路150内のスイッチ SW_1 とスイッチ SW_2 とをONする。

[0050]

すると、図1 (C) に示すように、信号電流は信号線400を介して駆動対象回路150に供給され、トランジスタ T_{r} 2と保持容量Cとに電流が供給される

定常状態に達するとノードPの電位はトランジスタ $T_{r\,1}$ が信号電流と同じ大きさの電流を流すのに必要な電位と等しくなる。その後、 SW_1 をOFFしても保持容量Cに電荷が蓄積されているため信号電流源300からの信号電流が保持された状態でトランジスタ $T_{r\,1}$ を流れ続ける。

[0051]

このように、ダミートランジスタ T_{r2} を用いることにより、信号電流の大きさに応じた、最適なプリチャージ電圧を発生させることが出来る。つまり、信号電流の大きさが変わっても、それに応じて、プリチャージ電圧も、最適な大きさに変わる。その結果、信号電流の大きさが変わっても、すばやく、プリチャージを行うことが出来る。また、ダミートランジスタ T_{r2} とトランジスタ T_{r1} の特性にばらつきが無ければ、プリチャージ後すぐに、定常状態にすることが出来る。

[0052]

なお、図1 (B) におけるプリチャージの時の信号電流の大きさと、図1 (C) における信号電流の大きさは、一致していることが望ましいが、それに限定されない。例えば、プリチャージのときだけ、信号電流の大きさを、少し小さくしてもよい。その結果、プリチャージ電圧を理想的な値よりも低い値にすることが出来る。

[0053]

あるいは、ダミートランジスタ T_{r2} のサイズを調節して(例えばゲート幅Wを小さくしたり、ゲート長Lを大きくして)、プリチャージ電圧を低めの値にすることが出来る。そうすると、プリチャージのときだけ、信号電流の大きさを、少し小さくすることと、同様の効果が得られる。このように、プリチャージ電圧を理想的な値よりも低い値にすることは、前述したように、信号電流の大きさが小さいときに、より有効である。

[0054]

なお、駆動対象回路 1 5 0 が複数配置されていて、順次、信号電流を入力していくような場合、例えば、画素が複数配置されているような場合、ダミートランジスタ T r 2 として、現在、駆動対象回路 1 5 0 として機能していない回路を用いてもよい。つまり、ある場所の駆動対象回路 1 5 0 に、信号電流を入力する場合、別の場所の駆動対象回路 1 5 0 をダミートランジスタ T r 2 として使用し、プリチャージ電圧を生成させてもよい。

[0055]

なお、図1は、図9、図16で説明した構成の一部を、より詳しく記載した場合の一例を示した図である。したがって、図9、図16で説明した内容は、ここでも、適用できる。つまり、スイッチの配置や接続関係などを変更しても、同様な回路を構成することが出来る。

$\{0056\}$

例えば、図1とは、スイッチの配置や接続関係などを変更した場合を図2に示す。図2は、更に他の実施例を示す図で、図1と同一部分には同一符号が付されている。図2に示す実施例の場合には、図1の場合と異なりスイッチ SW_5 が省略された回路構成となっているが他の構成は同一である。

プリチャージ時にはスイッチ SW_3 と SW_4 とをONし、プリチャージ回路 5 00 にプリチャージ電圧 V_p を発生させ、信号線 40 0 を図 2 (B) に示すように、この電圧 V_p になるまで信号電流源 30 0 により充電してプリチャージを行う。電流入力動作は、スイッチ SW_3 はONしたままスイッチ SW_4 をOFFして、図 1に示す場合と同様に行われる。

本実施例の場合には、スイッチの個数が図1の場合に比べて少なくなるという 利点がある。

このように、スイッチの個数や配置場所は種々のバリエーションがあり、図1 や図2と同様の動作をするものであれば、図1、図2に示される構成に限定されるものではない。

[0057]

また、図34に示すように、図1、図2のようなプリチャージ回路と、図17のようなプリチャージ回路を組み合わせてもよい。図34において、スイッチS W_7 と SW_8 とダミートランジスタ T_{r2} の部分が、図1や図2でのプリチャージ回路の部分に相当する。まず、切り替え回路501やスイッチ SW_3 ~ SW_6 を用いて、端子A,B,Cから供給される電流でプリチャージを行い、その後、スイッチ SW_7 と SW_8 とダミートランジスタ T_{r2} の部分を用いて、プリチャージを行い、それから、信号電流を入力する動作を行ってもよい。また、それ以外のプリチャージ方法を、さらに組み合わせてもよい。

[0058]

図3は、本発明の電流駆動回路の更に他の実施例を示す図である。図1に示す 実施例と異なる点は、プリチャージ回路500とスイッチ SW_4 との間にインピーダンス変換用アンプ600が挿入されている点である。他の回路構成は、図1に示す場合と同様であり、その動作も同様であるため詳細説明は省略する。

インピーダンス変換用アンプ600は電圧フォロア回路、アナログバッファ回路、ソースフォロワ回路等により構成することができる。インピーダンス変換用アンプ600は入力側のインピーダンスと出力側のインピーダンスとを変換する機能を有し、入力電圧と出力電圧とは同一電位に保たれる。

[0059]

従って、プリチャージ回路 5000 のプリチャージ電圧 V_p はアンプ 6000 出力側でも同電位の電圧 V_p に保たれるが、アンプ 6000 出力インピーダンスは非常に低くなっているため電流駆動能力が増加し、信号線 400 を高速で充電することが可能となる。これにより、プリチャージ動作を短時間で行うことができるという利点がある。

[0060]

なお、図34と同様に、図3と図17や、図1、図2などを組み合わせて、構成してもよい。

[0061]

なお、図3は、図9、図16で説明した構成の一部を、より詳しくした場合の一例を示した図である。また、図1、図2の一部を改良した場合の一例を示す図である。したがって、図9、図16、図1、図2などで説明した内容は、ここでも、適用できる。

[0062]

図4は、本発明の電流駆動回路の更に他の実施例を示す図で、信号電流 I_a を その電流範囲によって切り替え選択して信号線 400 に供給し、その場合に信号電流の大きさに応じて予めプリチャージ電圧 V_p を複数設定しておき、信号電流 I_a の大きさに応じてこれを選択して切り替えるようにしたものである。

[0063]

つまり、図4は、図17の構成をより詳しく説明した場合の一例を示している。図17では、信号電流を出力する回路として、信号電流源300で示していた。つまり、図17では、信号電流源300が、信号電流の大きさを様々に変化させるものとして、概念的に記述した。それに対し、図4では、4つの電流源があり、デジタル的に電流値を制御する方式の場合について示している。つまり、4つの電流源のそれぞれの電流値は、I、2I、4I、8Iというように、2のべき乗になっている。これが各々、各ビットに対応している。そして、各ビットに対応した電流原から電流が出力されるかどうかを、スイッチSW6~SW9により、各々制御する。スイッチSW6~SW9は、デジタルデータD1~D4により、制御される。そして、出力された電流の合計値によって、電流値が決定され



[0064]

なお、図4では、4ビットになっているが、本発明はこれに限定されない。容 易に、ビット数を変更することが出来る。

[0065]

また、図17では、信号電流の大きさに応じて、プリチャージ電圧を選択するための回路として、切り替え回路501を用いていた。切り替え回路501によって、信号電流の大きさに従って SW_4 乃至 SW_6 を逐次切り替えて、プリチャージ電圧を供給していた。図4では、切り替え回路501の詳細な構成の一例として、プリチャージ選択回路700を記述している。

[0066]

すなわち、図4に示すように信号電流 I_a の大きさを4種類(4ビット)の電流源を用いて設定し、これに対してプリチャージ電圧 $V_{p\,1}$ から $V_{p\,4}$ を対応させておき、プリチャージ選択回路 $7\,0\,0$ によって信号電流 I_a の大きさに応じたプリチャージ電圧 $V_{p\,1}\sim V_{p\,4}$ を駆動対象回路 $1\,5\,0$ に供給するようにしたものである。プリチャージ選択回路 $7\,0\,0$ はインバータとアンド論理素子とを組み合わせることにより構成される。

[0067]

なお、プリチャージ選択回路 7 0 0 の構成は、図 4 の構成に限定されない。さまざまな回路を用いて、構成することが出来る。

[0068]

つまり、デジタルデータD1~D4を用いて、信号電流の大きさを制御しているが、同じデジタルデータを用いて、プリチャージ電圧の選択を行っている。プリチャージ電圧の選択は、信号電流の大きさに応じて決定するものであるため、デジタルデータD1~D4を用いることにより、プリチャージ電圧の選択を行っている。つまり、デジタルデータは、信号電流の大きさとプリチャージ電圧の大きさとを、制御していることになる。

[0069]



なお、図4に示したプリチャージ選択回路(切り替え回路) 700では、電流の大きさによって、4つの領域に、等間隔で分類している。つまり、Aとして0~4 I まで、Bとして4 I ~8 I まで、Cとして8 I ~1 2 I まで、Dとして1 2 I ~1 6 I までである。一方、デジタルデータD1~D4の大きさによって、信号電流の大きさが決定される。そこで、信号電流の大きさが、領域A~Dのどの領域に入っているかを、プリチャージ選択回路(切り替え回路) 700において制御する。そして、その結果によって、スイッチSW10~SW13のオンオフを制御して、プリチャージ電圧を供給している。

[0070]

なお、領域A~Dとして、等間隔の刻みで分類しているが、これに限定されない。図17において述べたように、信号電流が小さいところでは、より細かく分類することが望ましい。なぜなら、信号電流が小さい方が、定常状態になるまでに、より多くの時間を必要とするからである。また、図17では、3種類のプリチャージ電圧から選択して出力していたが、図4では、4種類のプリチャージ電圧から選択して出力していたが、図4では、4種類のプリチャージ電圧から選択して出力していたが、図4では、4種類のプリチャージ電圧がら選択して出力している。ただし、これに限定されない。もっと細かくしてプリチャージ電圧を供給してもよい。その場合、プリチャージ選択回路700は、領域の数、各領域における信号電流の刻み幅、プリチャージ電圧の数、などに依存する。どのような構成にするかは、各々の場合に合わせて、容易に設計することが可能である。

[0071]

なお、図4では、電流値 I の電流源から電流が流れるかどうかをスイッチ SW 6 で制御し、電流値 2 I の電流源から電流が流れるかどうかをスイッチ SW 7 で制御し、・・・という構成になっているが、これに限定されない。各ビットの電流源から、電流が流れるかどうかが制御できるような構成になっていれば、どのような構成でもよい。

[0072]

次に、駆動対象回路 1 5 0 を画素だと想定する。そして、デジタルデータ D 1 ~ D 4 を、ビデオ信号(画像信号)だと想定する。そして、デジタルデータ D 1 ~ D 4 がデジタルの電圧信号であるとする。

[0073]

そうすると、デジタル電圧のビデオ信号によって、信号電流源 300 やスイッチ $SW_3 \sim SW_9$ を制御することにより、信号線 400 にアナログの信号電流が供給されていることになる。すなわち、信号電流源 300 やスイッチ $SW_3 \sim SW_9$ は、デジタルビデオ電圧をアナログビデオ電流に変換していることになる。よって、信号電流源 300 やスイッチ SW_3 、 $SW_6 \sim SW_9$ は、DA変換回路と電圧電流変換回路を一体化した回路であると考えられ、画素(駆動対象回路 150) や信号線 400 にビデオ信号を供給する信号線駆動回路(ソースドライバ)である(もしくはその一部である)とみなすことが出来る。

[0074]

また、プリチャージ選択回路 700、各プリチャージ電圧、スイッチ SW_4 、 $SW_{10} \sim SW_{13}$ は、デジタル電圧のビデオ信号を用いることによって、プリチャージ電圧を信号線 400に供給している。ここで、プリチャージ電圧は、アナログ値である。したがって、プリチャージ選択回路 700、各プリチャージ電圧、スイッチ SW_4 、 $SW_{10} \sim SW_{13}$ は、デジタルビデオ電圧をアナログビデオ電圧に変換していることになる。よって、プリチャージ選択回路 700、各プリチャージ電圧、スイッチ SW_4 、 $SW_{10} \sim SW_{13}$ は、DA変換回路であると考えられ、画素(駆動対象回路 150)や信号線 400にビデオ信号を供給する信号線駆動回路(ソースドライバ)である(もしくはその一部である)とみなすことが出来る。

[0075]

なお、デジタル電圧をアナログ電圧に変換する回路としては、公知の技術として、抵抗分割型DA変換回路(R-DAC)や、容量分割型DA変換回路(C-DAC)などがある。そのため、プリチャージ電圧を供給する手段として、図4のようなプリチャージ選択回路700、スイッチSW4、SW10~SW13だけでなく、抵抗分割型DA変換回路(R-DAC)や、容量分割型DA変換回路(C-DAC)を用いて、より細かい刻み値をもったプリチャージ電圧を出力することも可能である。抵抗分割型DA変換回路(R-DAC)や、容量分割型DA変換回路(C-DAC)を用いる場合は、DA変換回路の基準電圧として、い

くつかのプリチャージ電圧を供給すればよい。そして、DA変換回路に供給されたプリチャージ電圧をさらに分圧して、画素(駆動対象回路150)や信号線400に、プリチャージ電圧として供給すればよい。ただし、ここでは、詳細な説明は省略する。

[0076]

なお、図4の信号電流源300では、4つの電流源を用いているが、これに限 定されない。任意の数の電流源を用いることが可能である。

[0077]

なお、図4のプリチャージ選択回路700では、インバータとアンド論理素子とを組み合わせにより構成しているが、これに限定されない。さまざまなデジタル回路やアナログ回路を用いて、容易に構成することが出来る。

[0078]

また、図4におけるスイッチの数や配置、または、各々の接続関係なども、図4の回路に限定されない。同様な動作をする回路に、変更することは、容易である。

[0079]

なお、図34に示したように、図4に図1や図2のような回路を組み合わせて もよい。また、図4に、図3のような回路を組み合わせてもよい。

[0080]

なお、図4は、図9、図16、図17で説明した構成の一部を、より詳しくした場合の一例を示した図である。したがって、図9、図16、図17などで説明した内容は、ここでも、適用できる。

[0081]

図5は、図4(や図17)の実施例におけるプリチャージ電圧 V_{p1} 乃至 V_{p4} を自動的に生成するための回路構成を示す図である。これは、図3の場合の構成を利用したものに相当する。

信号電流の領域A~Dのそれぞれに対応してプリチャージ回路(ダミートランジスタ) 500A、500B、500C、500Dを用意しておき、これに信号電流(0I, 4I, 8I, 12I)を供給してプリチャージ電圧を発生させ、こ

れをインピーダンス変換用アンプ 600A, 600B, 600C, 600Dを介して取り出し、プリチャージ選択回路 700の選択に応じてプリチャージ電圧 V_{p4} として駆動対象回路

150へ供給するようにしたものである。

なお、その回路動作については図1万至図4、図9、図16、図17などに示す実施例の場合と同様であるので、その詳細説明は省略する。したがって、そこで説明した内容は、ここでも適用できる。

[0082]

したがって例えば、プリチャージ回路(ダミートランジスタ) 5 0 0 A、 5 0 0 B、 5 0 0 C、 5 0 0 Dのトランジスタの極性やサイズなどは、駆動対象回路 1 5 0 と同じであることが望ましい。

[0083]

なお、図5では、4つのプリチャージ電圧を全て発生させているが、これに限定されない。例えば、領域A(0 I \leq I a < 4 I)に対応させたプリチャージ電圧を発生させる場合、図5では、最も小さな値(0 I)を用いている。そのような場合は、プリチャージ回路(ダミートランジスタ)500Aやアンプ600Aなどを用いずに、直接、適切な電圧を供給するようにしてもよい。

[0084]

なお、図5におけるプリチャージ回路(ダミートランジスタ)500A、500B、500C、500Dは、プリチャージ回路専用に配置してもよいし、駆動対象回路150やその一部を利用してもよい。あるいは、信号電流源300やその一部を利用してもよい。

[0085]

なお、図5では、図3に示すように、インピーダンス変換用アンプ600A,600B,600C,600Dを用いているが、これに限定されない。図1のように、インピーダンス変換用アンプを用いない場合もある。

[0086]

図6は信号電流源300から信号電流が伝送される信号線400に配線抵抗R Lや交差容量CLなどの寄生負荷がある場合を考慮して、プリチャージ電圧V_D をノードPに供給するプリチャージ期間 T_b と、プリチャージ期間終了後の信号電流の駆動対象回路 1 5 0 への供給期間 T_a との関係を説明するための図である。

図 6 (A)に示すように、寄生負荷(配線抵抗 R_L ,交差容量 C_L)が信号線 400 に存在する場合にはスイッチ SW_3 を ON して プリチャージ回路 <math>500 から 定常状態になったときの Jード Pの電位とほぼ等しい大きさの $プリチャージ電 <math>EV_p$ を 印加する 時間 T_b を T_b =1 / ($R_L \times C_L$)となるように 定める。

また、プリチャージ期間 T_b に引き続く供給期間 T_a は、プリチャージ期間 T_b よりも長めに設定し、上記で計算したプリチャージ期間 T_b が T_a < T_b となるような関係になる場合には T_a = T_b となるように設定するのが良い。また、全期間 T_0 は仕様などによって定まる。

[0087]

なお、 T_b の大きさは、理想電源を用いて寄生負荷を充電する場合の時定数に相当する。つまり、時定数くらいの時間があれば、信号線 400 の電位は、概ねプリチャージ電圧と等しくなる。そのため、 T_b の大きさは時定数程度にすることが望ましい。ただし、実際にプリチャージ電圧を供給する場合は、理想電源を用いて電圧を供給するのではない。そのため、理想電源を想定した場合よりも、充電に時間がかかる。したがって、 T_b の大きさは時定数程度よりも、多少長くなる場合もある。したがって、 T_a と T_b の長さに関しては、図 6 の場合に限定されない。

[0088]

図 7 は、図 2 の回路において、駆動対象回路 150 を構成するトランジスタ r 1 の極性が p チャネル型に変更された場合の電流駆動回路を示している。

この場合、スイッチ SW_1 と保持容量Cの接続関係が図に示すように変更されるのみで他の回路構成は同様である。つまり、保持容量Cは、トランジスタ T_r 1のゲート・ソース間に接続されており、スイッチ SW_1 は、ゲート・ドレイン間に接続されている。駆動対象回路 150 を構成するトランジスタ T_{r1} の極性が変わったため、接続関係を変える必要がある。

また、プリチャージ回路500内に駆動対象回路150に用いられる駆動トラ

ンジスタ $\mathbf{T}_{r\,1}$ と同一サイズで、同じ導電型のダミートランジスタ $\mathbf{T}_{r\,2}$ を用いる時には同様に接続関係を変更する必要がある。つまり、ダミートランジスタ $\mathbf{T}_{r\,2}$ のゲート・ドレイン間が接続されている。

図8は、図3の回路において、プリチャージ回路500内のダミートランジスタ T_{r2} を駆動対象回路150内のトランジスタ T_{r1} の極性と一致させpチャネル型に変更し、さらにインピーダンス変換用アンプ600を使用した場合の回路構成を示している。

[0089]

このように、信号電流の流れる向きを変更せずに、駆動対象回路 150 に用いられる駆動トランジスタ T_{r1} やダミートランジスタ T_{r2} の極性(導電型)を変更する場合は、図 7 、図 8 のように、接続を変更することにより、回路を構成することが出来る。

[0090]

なお、ここでは、図2や図3の回路において、トランジスタの極性(導電型) を変更したが、別の回路でも、同様に変更することが出来る。

[0091]

また、信号電流の流れる向きを変更する場合は、接続関係を変更せずに、トランジスタの極性(導電型)を変更するだけでよい。


[0092]

これまでは、駆動対象回路 1 5 0 をあまり特定せずに記載してきた。そこで次に、駆動対象回路 1 5 0 を、より具体的にした場合について、説明することにする。

[0093]

図10は、本発明の電流駆動回路を用いた表示装置の回路構成を示した図である。

表示装置は、少なくとも、画素回路100とソースドライバ回路200とから構成されており、画素回路100の構成は図30に示す従来の回路構成と同一部分には同一符号を付し、その詳細説明は省略する。なお、図10に示す表示装置についての詳細は、本出願人の先願である特願2001-289983号に開示



[0094]

この画素回路100は、次のように動作する。まず、制御線10bによって、選択TFT51がオンして、ビデオ信号線からビデオ信号(電圧値)が、保持容量60へ入力される。画素回路100には、電流源回路があり、一定の電流を流すことが出来る。そして、その電流源回路と駆動TFT50と発光素子40とが、直列に接続されている。電流源回路から、発光素子40に電流が流れるかどうか(発光するかどうか)は、つまり、階調の表現は、駆動TFT50のオンオフによって制御される。駆動TFT50のオンオフは、ビデオ信号線から保持容量60へ入力されたビデオ信号によって制御される。

[0095]

画素回路100の中に配置されている電流源回路は、トランジスタの特性ばらつきの影響を少なくするために、ソースドライバの電流を用いて、設定される。ソースドライバ回路200には、電流源が存在し、画素回路100の中の電流源回路に、電流を供給する。つまり、画素回路100の中の電流源回路が駆動対象回路150に相当し、ソースドライバ回路200にある電流源が、信号電流源300に相当し、電流線35が信号線400に相当することになる。

[0096]

なお、図1~図4などでは、信号電流源300から駆動対象回路150の方へ 電流が流れていた。しかし、図10では、駆動対象回路150から信号電流源3 00の方へ電流が流れる場合について示している。

[0097]

本発明による信号電流が供給される駆動対象回路150は、画素回路100内にあり、電流線35と制御線10cとにより制御され、電源線30から信号電流を供給するもので種々の回路構成が可能である。

そこで、駆動対象回路 1 5 0 が画素回路 1 0 0 内にある場合についての実施例を図 1 1 乃至図 1 4 に基づいて説明する。

[0098]

図11に示す実施例では、ソースドライバ回路200はソースドライバ電流源70と、この駆動対象回路150にプリチャージ電圧を供給するためのプリチャージ回路80と、スイッチ SW_A , SW_B , SW_C とから構成される。

プリチャージ回路 80 は、駆動対象回路 150 内のトランジスタTrと同じ導電型である p チャネル型トランジスタTr2 で構成され、ゲートとドレインとが共通接続されたダイオード接続構造となっている。プリチャージ回路 80 は電源線 30 に一端が接続され、他端が S W C を介してソースドライバ電流源 70 のドレインに接続されている。また、ソースドライバ電流源 70 のドレインはスイッチ S W B を介して電流線 35 に接続される。また、電流線 35 はスイッチ S W A を介してプリチャージ回路 80 とスイッチ S W C との共通接続点に接続されている。

[0099]

つまり、図11では、図1に示した回路を適用したことになる。

 $\{0100\}$

このようなソースドライバ回路における電流駆動回路の動作を説明する。

まず、プリチャージ動作時にはスイッチ SW_B をOFFとし、スイッチ SW_A 、スイッチ SW_C をONしてプリチャージ回路80で発生させたプリチャージ電圧を、電流線35に供給してプリチャージを行う。

次いで、電流入力動作時にはスイッチ SW_A とスイッチ SW_C とをOFFにし、スイッチ SW_B をONとしてソースドライバ電流源70から信号電流を供給して電流線35に信号電流を供給する。なお、画素回路100内に信号電流が供給される駆動対象回路150が存在するが、この駆動対象回路150内のトランジスタ T_{r1} とソースドライバ回路200内のプリチャージ回路80を構成するトランジスタ T_{r2} とはそのトランジスタサイズや導電型を同一にしておくのが良い。

[0101]

図1におけるスイッチSW₁やスイッチSW₂は、トランジスタ56やトランジスタ55に相当し、画素回路100にソースドライバ電流源70から信号電流を供給しているときには、オンしている。

[0102]

図1では、駆動対象回路 150 内のトランジスタ T_{r1} は N チャネル型であるが、図 11 の駆動対象回路 150 内のトランジスタは、 P チャネル型になっている。これは、信号電流の流れる向きが異なることが要因である。

[0103]

なお、図11では、図1におけるスイッチ SW_1 やスイッチ SW_2 は、トラン ジスタ56やトランジスタ55を用いて構成している。しかし、これに限定され ない。本明細書において用いるスイッチは、電気的スイッチや機械的なスイッチ に限らず、スイッチング機能を有するものであればどのようなものでもよい。つ まり、電流の流れを制御できるものであれば、何でも良い。例えば、トランジス 夕でもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい 。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単 なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定さ れない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極 性のトランジスタを用いることが望ましい。なおオフ電流が少ないトランジスタ としては、LDD領域を設けているもの等がある。また、スイッチとして動作さ せるトランジスタのソース端子の電位が、低電位側電源(Vss、Vgnd、0Vなど) に近い状態で動作する場合はnチャネル型を用いることが望ましい。反対に、ソ ース端子の電位が、高電位側電源(Vddなど)に近い状態で動作する場合はpチ ャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を 大きくできるため、スイッチとして、動作しやすいからである。なお、nチャネ ル型とpチャネル型の両方を用いて、CMOS型のスイッチを用いてもよい。

$[0\ 1\ 0\ 4\]$

図12は、インピーダンス変換用アンプ85を介して電流線35にプリチャージ電圧を供給するように構成したものである。

[0105]



つまり、図12では、図3に示した回路を適用したことになる。

[0106]

また、図13に示す実施例では、スイッチを一つ省略してスイッチ SW_A とスイッチ SW_B とだけで構成した場合を示している。

この回路の場合には、プリチャージ動作時にはスイッチ SW_A とスイッチ SW_B と共にONにしてプリチャージ回路SOによりノードPと電流線SOとをプリチャージする。

次いで、電流入力時にはスイッチ SW_A のみをOFFとし、スイッチ SW_B は ONとしたままで電流源 7 Oから信号電流を信号線 3 S に供給する。

$\{0\ 1\ 0\ 7\}$

つまり、図13では、図2に示した回路を適用したことになる。

(0108)

図14の実施例は、画素回路100内の駆動対象回路150を構成するトランジスタ T_{r1} と、ソースドライバ回路200内のプリチャージ回路80を構成するトランジスタ T_{r2} の構造を、それぞれnチャネル型に変更した場合の構成を示す。

[0109]

つまり、図14では、図7に示した回路を適用したことになる。

[0110]

このように、図10~図14に示したように、様々な構成を適用することにより、本発明の電流駆動回路を用いた表示装置を構成することが出来る。

$\{0111\}$

なお、図10~図14では、図1~図3、図7に示した回路を適用したが、これに限定されない。それ以外の構成も適用することが出来る。また、これまでに 説明した内容も、図10~図14にも、適用することが出来る。

[0112]

図15は、ソースドライバ回路に本発明の電流駆動回路を組み込んだ場合の電流線 35上の電圧変化を示したものである。プリチャージ回路 80により印加されるプリチャージ電圧 V_{pre} を、それぞれ 5 V から 2 V に変化させた時の電流



線35の電圧変化を示したもので、プリチャージ電圧V_{pre}が2Vの時に最も 高速に電流線35が駆動されることを示している。

[0113]

次に、図10などの場合とは異なるタイプの画素回路に適用した場合の例について示す。

[0114]

図18は、本発明の電流駆動回路を用いた表示装置の一例を示す回路図である。なお、以下の説明において、図30万至図33に示した従来の回路と同一部分には同一符号を付しその詳細説明は省略する。

図18に示す実施例では、画素回路100の構成は図30に示す回路構成と同一の構成である。

[0115]

このような画素回路 1 0 0 に対応するソースドライバ回路 2 0 0 の構成を説明する。

信号線20に画像信号入力電流源70をプリチャージ動作時と信号電流入力動作時とで切り替えて接続するためのスイッチ91と、画像信号入力電流源70を選択的に駆動素子80に接続するためのスイッチ92と、インピーダンス変換用アンプ85の出力端子86を選択的に信号線20に接続するためのスイッチ93とを設ける。

なおアンプ85は出力端子86への電流供給能力を増加するための回路であればよく、演算増幅器などを用いて構成することができる。

[0116]

なお、図18に示す実施例では演算増幅器が使用されている。

これらのスイッチ91,92,93は、制御線10dの制御信号によって駆動され、スイッチ92と93とは同時にON、OFFし、スイッチ91はインバータ94を介して駆動されるため、スイッチ92,93とはON、OFF動作が逆となる。なお、これらのスイッチ91乃至93は任意の極性のトランジスタで構成することが可能である。

[0117]

駆動素子80は、ゲートとドレインとが接続されたpチャネル型TFTで構成され、画像回路100内にある駆動TFT50と同様な接続で、また導電型も同じで、しかもトランジスタのサイズも両者で一致するように構成する。また、サイズのみならず特性もそろっていることが望ましい。

[0118]

このような特性のそろったトランジスタとするためにはレーザで半導体層を結晶化させる場合、同じレーザショットが当たるようにして構成すれば特性のそろったトランジスタとすることができる。

駆動素子80のドレインはアンプ85の非反転入力端に接続され電圧フォロア 回路を構成している。また、ソースは電源線30に接続されている。

アンプ85は入力インピーダンスが高く、非反転入力端に供給される電圧 V_p と同電位の電圧が出力端16に出力され、また電流駆動能力も大きいため、大電流が流れてスイッチ93を介して接続されている信号線20の電位を高速にプリチャージすることができる。

[0119]

つまり、図18では、図3に示した回路を適用したことになる。図18における駆動素子80は、図3におけるプリチャージ回路500に相当する。図18における駆動TFT50は、図3における駆動対象回路150に相当する。

[0120]

次に、図18の回路の動作について、図19、図20で説明する。

[0121]

図19は、プリチャージ期間における信号入力動作を示したものである。

まず、プリチャージ期間においては信号線10dの制御電圧によりスイッチ93と92とをONし、スイッチ91をOFFする。

これにより、画像信号入力電流源70からの電流 I_{data} は画素回路100には流れず駆動素子80に流れる。その結果、駆動素子80のドレイン電圧 V_p が決定される。

[0122]

アンプ85によってこの電圧 V_p と同一の電圧が出力端86に出力され、アン

プ85からは大きな駆動電流が流れ、急速に信号線20及び画素回路100内の駆動TFT50のドレイン電位がプリチャージ電圧 V_p になる。この時、画素回路100内の駆動TFT50とソースドライバ回路200内の駆動素子80とは、全く同じ特性であれば信号入力は完成したことになる。

[0123]

しかし、実際には駆動TFT50と駆動素子80の特性はバラついている。したがって駆動TFT50に電流を入力して定常状態になった時の電位と電圧 V_p とは完全には一致しない場合が多い。そこで、信号電流 I_{data} を入力して駆動TFTを定常状態にしてバラッキを補正する必要がある。そこで、図20に示すようにスイッチ92及び93をOFFし、スイッチ91をONする。

[0124]

これによりアンプ85の出力電圧は切り離され、画像信号入力源70からの信号電流 I_{data} に基づく正確な信号が画素回路100に入力されることになる。この時すでにプリチャージ期間に必要な電位の近傍にまで信号線20及び駆動 TFT50のドレインは充電されているので、わずかな期間で信号入力が完成する。

つまり定常状態に達することになる。この移行の動作は図32及び図33に示す従来の回路構成の場合と同様であるので詳細説明は省略する。

$\{0\ 1\ 2\ 5\}$

このように本実施例の場合では、信号電流を信号線に供給するのに先立って信号線を所定電位にプリチャージするプリチャージ回路を駆動素子80とアンプ85とから構成しているが、このようなプリチャージ回路は画素回路100の回路構成に合わせて変更する必要がある。なお、基本的にはどんな画素回路の回路構成であっても適用可能である。

すなわち、画素回路内の駆動対象素子が定常状態になった時の電位を決定し、 これをプリチャージ回路で作成して供給するようにする。

[0126]

なお、図18では、図3に示した回路を適用したが、これに限定されない。それ以外の構成も適用することが出来る。また、これまでに説明した内容を、適用

することが出来ることはもちろんである。

[0127]

したがって、電流 I_{data} の大きさが小さい値の場合は、定常状態になった時の信号線 20 及び画素回路 100 内の駆動 TFT50 のドレイン電位よりも、わずかに高いプリチャージ電圧 V_p を用いてプリチャージすることが望ましい。つまり、理想的な値よりもわずかに高いプリチャージ電圧を用いてプリチャージすることにより、駆動 TFT50 のゲート・ソース間電圧の絶対値を、理想的な値よりも小さくすることが望ましい。その結果、前述したように、すばやく定常状態にすることが出来る。

[0128]

図21は他の実施例を示す図で、画素回路100の構成が図18に示す場合と異なり、駆動TFT50と共にミラーTFT50aが用いられている。信号線20からの信号電流は、スイッチ54,55を介してミラーTFT50aに印加されるように構成されている。

このような場合には、駆動素子80aのトランジスタサイズを駆動TFT50ではなくミラーTFT50aのトランジスタサイズと同一にしておくと良い。これにより定常状態時における電位を合わせやすくなる。

[0129]

図22は更に他の実施例の回路構成を示したもので、ソースドライバ回路200を構成する駆動素子80bの構成が図18または図21の場合と異なっている。

図22に示す実施例の場合には、所定の電圧を供給する基準線35aにゲートとドレインとを共通接続してこれを接続させ、ソースをアンプ85の非反転入力端に接続するように構成する。

そして、これに対応して画素回路100は、基準線35aからの基準電位がスイッチ55を介して駆動TFT55aのドレインに与えられると共に、電源線30からの駆動電流がスイッチ54を介して駆動TFT50aのソースに供給されるように構成されている。

[0130]

このような回路構成を採用した場合には、ソースドライバ回路 2 0 0 内のプリチャージ回路を構成する駆動素子 8 0 b のトランジスタサイズは、画素回路 1 0 0 内の駆動 T F T 5 0 a のトランジスタサイズと同一となるようにしておく必要がある。このように、プリチャージ回路の構成は画素回路 1 0 0 の構成に合わせて適宜変更する必要がある。

[0131]

つまり、図22では、図8に示した回路を適用したことになる。

[0132]

ただし、図22の場合、駆動TFT50a(駆動対象回路150に相当)のドレイン端子の電位は、発光素子40の電圧特性によって変化してしまう可能性がある。もし変化してしまうと、プリチャージ電圧も変化してしまう。そこで、図22では、発光素子40の電圧特性の変化の影響を受けないようにするため、基準線35aからの基準電位がスイッチ55を介して駆動TFT55aのドレインに与えられるようにしている。これにより、プリチャージ電圧が変わってしまうことを防ぐことが出来る。

[0133]

なお、上述した実施例では、いずれも駆動TFT50,50aはpチャネル型であったが、駆動TFTをnチャネル型にする場合にも、それに合わせてプリチャージ回路の駆動素子もnチャネル型に変更しておく必要がある。

[0134]

なお、図22では、図8に示した回路を適用したが、これに限定されない。それ以外の構成も適用することが出来る。また、これまでに説明した内容を、適用することが出来ることはもちろんである。

[0135]

このように、電流を入力するような、さまざまな画素回路に対して、さまざま な構成を用いて、プリチャージを行うことが出来る。

[0136]

次に、本発明のプリチャージ回路に用いられるアンプ85の構成について説明 する。 図18、図21及び図22で示したように、アンプ85は演算増幅器(オペアンプ)を用いて構成することもできるが、電流供給能力が大きい回路であればこれに限定されるものではない。また、単に入力と出力のインピーダンスを変換し、入力と同電位を出力する回路であれば、どのような構成を採用することも可能である。

[0137]

簡単な一例として、ソースフォロア回路を用いた場合を図23に示す。

pチャネル型TFT203,204及びnチャネル型TFT201,204から構成される。また、ソースフォロア回路の場合、pチャネル型を用いた場合は出力電圧は入力電圧よりもバイアス分だけ低くなる。

一方、nチャネル型を用いた時は、出力電圧が入力電圧よりもバイアス分だけ低くなる。そこで、それをつなぎ合わせてバイアス電圧やトランジスタサイズなどを設計すれば、入力電圧と同電位の出力電圧を出力する回路を構成することができる。また、ソースフォロア回路を一つだけ用いてバイアス分の変動を見越して入力し、出力を調整するようにしても良い。

以上、図18~図22までに説明した実施例はアナログ階調方式を用いる場合 (画素回路にアナログ値の信号が入力される場合)の回路構成であったが、ディ ジタル階調方式による場合(画素回路にデジタル値の信号が入力される場合)に も本発明は同様に実施可能である。

(0138)

図24はディジタル階調回路方式の場合の、本発明の回路構成を示した実施例である。なお、図24では、一例として、画素回路は、図18の画素回路と同じ構成のものとしたが、これに限定されない。

ディジタル階調の場合には、ON(発光状態)の場合には、信号線20を所定電位にプリチャージするプリチャージ電圧として、ON(発光状態)の時の信号電流 I_{data} を入力した時、画素回路100内の駆動TFT50が定常状態になった時の電圧(V_{on})となるようにする。そして、OFF(非発光状態)の場合には、プリチャージ電圧は、絶対に発光状態にならないような電圧にすればよい。通常は、電流源として動作するトランジスタのゲート・ソース間電圧が0

になるような電圧にすればよい。

[0139]

図24に示すように、データ信号電流 I_{data} を信号線 20に供給するに先だって、スイッチ回路 83を端子 83 a 若しくは端子 83 b に接続する。どちらに接続するかは、ビデオ信号により、決定される。これによりプリチャージ動作が行われる。この時、スイッチ 93 は ON し、スイッチ 91 は OFF となっている。

ビデオ信号がON(発光)の時にはスイッチ83は端子83aに接続され、OFF (非発光)の時には端子83bに接続される。その後、スイッチ93をOFFとしスイッチ91をONにして、データ信号電流 I_{data} を画素回路100に入力する。

このように、ディジタル階調の場合も、予め信号線20を介して所定のプリチャージ電圧Vonを駆動TFT50のドレインに印加するようにしているため、信号書き込み速度は速くなる。

[0140]

なお、図24は、図17に示した構成を適用した場合に相当するが、これに限定されない。例えば、図3などのように、自動的に電圧を発生させるようにしてもよい。あるいは、それ以外の構成も適用することが出来る。また、これまでに説明した内容を、適用することが出来ることはもちろんである。

(0141)

図25は図24に示すディジタル階調方式の回路構成におけるプリチャージ回路を改良した図である。

ビデオ信号線37の信号から1行前のビデオデータを保持するためのメモリ回路207と、現在のビデオデータを入力するとともにメモリ回路207からの1行前のビデオデータを入力する排他的論理和回路で構成される演算回路206と、プリチャージ制御線38の信号と演算回路206からの信号等から論理積する論理積回路205とから構成される。そして、ビデオデータが前の行と異なる時のみプリチャージ制御線38からの信号によりスイッチ93をONして、信号線20をプリチャージするようにしている。

図24では毎回プリチャージを行っていた。

[0142]

しかし、実際の定常状態の時の電位とプリチャージ電圧 V_{0n} とは大きさがずれていたり、バラツキにより値が離れていたりする。そこで、前の行での定常状態での電位の方がプリチャージ電圧 V_{0n} よりも、今選択されている行での定常状態での電位に値が近いと考えられるため、このように動作させる。また、明信号が続く場合のみプリチャージを行わないようにすることもできる。

さらに、論理回路206は現在のビデオデータと1行前のビデオデータとが同一の場合のみ同レベルの出力が出力され、スイッチ93がOFFになる。

[0143]

図26は、図25に示す演算回路206とメモリ回路207の具体的構成を示した図で、メモリ回路207はラッチAとラッチBとで構成され、それぞれラッチ回路ラッチA、ラッチBは、ラッチ1回路208、ラッチ2回路209及びシフトレジスタ210によって駆動される。

図27は、図26に示すメモリ回路207を制御するメモリ制御信号と、メモリ回路207を制御するラッチパルスの制御信号とを示した図である。このようにして、前の行のビデオデータを制御する。

図28は、図25に示すプリチャージ制御線38の制御動作を説明する図で、 1列目のビデオデータと2列目のビデオデータとが変化があった時のみ信号線2 0をプリチャージすることを示している。

[0144]

なお、図25では、デジタル階調方式の場合、前の行と同じビデオ信号を入力する場合は、プリチャージを行わない、ということを説明しているが、これに限定されない。つまり、アナログ階調方式の場合にも、提供することが出来る。例えば、前の行のビデオ信号と、今選択されている行のビデオ信号との差が大きい場合には、プリチャージを行うようにして、小さい場合には、プリチャージを行わないようにしてもよい。

[0145]

たとえば、図17や図4の場合、信号電流が、ある範囲(領域)にある場合は



、どれだけの大きさの電圧でプリチャージを行えばよいかが、制御されている。 そこで、前回入力したビデオ信号、つまり、前の行の画素に入力したビデオ信号 と、これから入力するビデオ信号とで、同じ領域にある場合は、プリチャージを 行わず、異なる領域の場合のみ、プリチャージを行うようにしてもよい。

[0146]

なお、図10~図14、図18~図25などでは、駆動対象回路150である 電流源が、画素回路の中に配置されていた。そのため、プリチャージ回路は、画 素回路に電流を供給する回路、つまり、信号線駆動回路の中にあった。しかし、 信号線駆動回路にも電流源が設けられている。よって、信号線駆動回路の中の電 流源を駆動対象回路150として、本発明を適用してもよい。

[0147]

信号線駆動回路を駆動対象回路 1 5 0 とする場合、信号線駆動回路に電流を供給する電流源が設けられている。そこに、プリチャージ回路を配置すればよい。このような場合の全体の構成を図 2 9 に示す。マトリックス状に配置された画素で構成された画素回路 1 0 0 A R と、画素回路 1 0 0 A R に電流を供給する信号線駆動回路 2 0 0 A R と、信号線駆動回路 2 0 0 A R に電流を供給する基準電流源 3 0 0 とから構成されている。

[0148]

図10~図14、図18~図25などでは、信号線駆動回路200aなどから 画素回路100aなどに電流を供給する場合、つまり、駆動対象回路150が画 素回路100aなどにある場合について説明している。

同様に、基準電流源300から信号線駆動回路200aなどに電流を供給する場合、つまり、駆動対象回路150が信号線駆動回路200ARに配置されている場合にも、本発明を適用することができる。なお、動作や回路構成などは、図1~図9、図16~図17などと同様であるため、詳細な説明は省略する。

なお、上述した実施例において用いられるトランジスタは特に限定されるものではなく、アモルファスシリコンTFTやポリシリコンTFT、有機TFT、単結晶トランジスタ、SOIトランジスタなどあらゆる種類のトランジスタを使用することが可能である。

[0149]

次に、表示装置、および、信号線駆動回路などの構成とその動作について、説明する。信号線駆動回路の一部や画素などに、本発明の回路を適用することができる。

[0150]

表示装置は、図35に示すように、画素配列3501、ゲート線駆動回路3502、信号線駆動回路3510を有している。ゲート線駆動回路3502は、画素配列3501に選択信号を順次出力する。信号線駆動回路3510は、画素配列3501にビデオ信号やプリチャージ信号を順次出力する。画素配列3501では、ビデオ信号に従って、光の状態を制御することにより、画像を表示する。信号線駆動回路3510から画素配列3501へ入力するビデオ信号は電流であり、プリチャージ信号は電圧である。つまり、各画素に配置された表示素子や表示素子を制御する素子は、信号線駆動回路3510から入力されるビデオ信号(電流)によって、状態を変化させる。画素に配置する表示素子の例としては、EL素子やFED(フィールドエミッションディスプレイ)で用いる素子などがあげられる。

(0151)

なお、ゲート線駆動回路3502や信号線駆動回路3510は、複数配置されていてもよい。

[0152]

信号線駆動回路3510は、構成を複数の部分に分けられる。大まかには、一例として、シフトレジスタ3503、第1ラッチ回路(LAT1)3504、第2ラッチ回路(LAT2)3505、デジタル電圧・アナログ電流変換回路3506、デジタル電圧・アナログ電圧変換回路3515に分けられる。デジタル電圧・アナログ電流変換回路3506には、デジタル電圧をアナログ電流に変換する機能を有しており、ガンマ補正を行う機能も有していてもよい。

(0153)

また、画素は、EL素子などの表示素子を有している。その表示素子に電流(ビデオ信号)を出力する回路、すなわち、電流源回路を有している。

[0154]

そこで、信号線駆動回路3510の動作を簡単に説明する。シフトレジスタ3503は、フリップフロップ回路(FF)等を複数列用いて構成され、クロック信号(S-CLKb)、スタートパルス(SP)、クロック反転信号(S-CLKb)が入力される、これらの信号のタイミングに従って、順次サンプリングパルスが出力される。

[0155]

シフトレジスタ3503より出力されたサンプリングパルスは、第1ラッチ回路(LAT1)3504に入力される。第1ラッチ回路(LAT1)3504には、ビデオ信号線3508より、ビデオ信号が入力されており、サンプリングパルスが入力されるタイミングに従って、各列でビデオ信号を保持していく。なお、デジタル電圧・アナログ電流変換回路3506を配置している場合は、ビデオ信号はデジタル値である。また、この段階でのビデオ信号は、電圧であることが多い。

[0156]

ただし、第1ラッチ回路3504や第2ラッチ回路3505が、アナログ値を保存できる回路である場合は、デジタル電圧・アナログ電流変換回路3506もしくはその一部は省略できる場合が多い。その場合、ビデオ信号は、電流であることも多い。また、画素配列3501に出力するデータが2値、つまり、デジタル値である場合は、デジタル電圧・アナログ電流変換回路3506もしくはその一部は省略できる場合が多い。

(0157)

第1ラッチ回路(LAT1)3504において、最終列までビデオ信号の保持が完了すると、水平帰線期間中に、ラッチ制御線3509よりラッチパルス(Latch Pulse)が入力され、第1ラッチ回路(LAT1)3504に保持されていたビデオ信号は、一斉に第2ラッチ回路(LAT2)3505に転送される。その後、第2ラッチ回路(LAT2)3505に保持されたビデオ信号は、1行分が同時に、デジタル電圧・アナログ電流変換回路3506やデジタル電圧・アナログ電圧変換回路3515へと入力される。そして、デジタル電圧・アナログ電圧変換回路3515から出力される信号は、プリチャージ信号として、画素配列3501へ入力される。そして、デジタル電圧・アナログ電流変換回路3506から出力される信号は、ビデオ信号として、画素配列3501へ入力される。

[0158]

第2ラッチ回路(LAT2)3505に保持されたビデオ信号がデジタル電圧・アナログ電流変換回路3506などに入力され、そして、画素3501に入力されている間、シフトレジスタ3503においては再びサンプリングパルスが出力される。つまり、同時に2つの動作が行われる。これにより、線順次駆動が可能となる。以後、この動作を繰り返す。

[0159]

次に、各部分の回路構成について述べる。シフトレジスタ3503、第1ラッチ回路(LAT1)3504、第2ラッチ回路(LAT2)3505などは、公知の技術により、実現できる。

[0.160]

デジタル電圧・アナログ電流変換回路3506は、図4に示した構成を用いて構成できる。つまり、図4におけるデジタルデータD1~D4が、第2ラッチ回路(LAT2)3505から出力されるビデオ信号に相当する。図4におけるスイッチSW6~SW9を、デジタルデータD1~D4(第2ラッチ回路(LAT2)3505から出力されるビデオ信号)により、オンオフし、信号線400を通して、駆動対象回路150(画素3501)に、信号電流源300(各ビットに対応した電流源)からアナログ電流(ビデオ信号)を出力する。このようなスイッチや信号電流源が、各信号線ごとに配置されて、デジタル電圧・アナログ電流変換回路3506が構成されている。

[0161]

なお、信号電流源300における各ビットに対応した電流源は、各々、トランジスタを用いて、ゲート・ソース間に一定の電圧を加えて、飽和領域で動作させることによって、実現してもよい。ただしこの場合、電流源として動作させるトランジスタの特性(移動度やしきい値電圧など)がばらつくと、電流値もばらついてしまう。そこで、リファレンス用電流源回路3514から、電流を流して、各列の信号電流源300に、電流を設定していくような動作を行っても良い。その場合は、デジタル電圧・アナログ電流変換回路3506における各列の信号電流源300における各ビットに対応した電流源が、駆動対象回路150となる。したがっ

て、リファレンス用電流源回路3514の中にも、駆動対象回路150に電流を供給するための電流源だけでなく、様々なプリチャージ回路を配置することが出来る。

[0162]

リファレンス用電流源回路3514を用いて、デジタル電圧・アナログ電流変換回路3506における各列の信号電流源300における各ビットに対応した電流源に電流を設定していく場合は、それを制御するような回路が、さらに配置されていることも多い。あるいは、シフトレジスタ3503を用いて制御したり、第2ラッチ回路(LAT2)3505を利用して制御してもよい。

$[0 \ 1 \ 6 \ 3]$

なお、画素3501に電流を供給する回路としては、その詳細は、本出願人の先願である特願2002-287997号、特願2002-288104号、特願2002-288104号、特願2002-287921号、特願2002-287948号、などに開示されており、その技術を用いることが可能である。

[0164]

デジタル電圧・アナログ電圧変換回路3515は、公知の技術として、抵抗分割型DA変換回路(R-DAC)や、容量分割型DA変換回路(C-DAC)などを用いて構成すればよい。つまり、DA変換用の基準電圧として、いくつかのプリチャージ電圧を入力し、第2ラッチ回路(LAT2)3505から出力されるビデオ信号を用いて、それに対応した適切なアナログ電圧(プリチャージ電圧)を、信号線400を通して、駆動対象回路150(画素3501)に出力すればよい。なお、第2ラッチ回路(LAT2)3505から出力されるビデオ信号がNビット(2N階調)の場合、2N個分の電圧をデジタル電圧・アナログ電圧変換回路3515で作って、画素に入力してもよいし、図4に示したように、プリチャージ選択回路700やSW10~SW13などを用いることにより、領域ごとに決まったプリチャージ電圧を出力するようにしてもよい。

[0165]

なお、デジタル電圧・アナログ電圧変換回路3515には、基準となるようなプリチャージ電圧をいくつか入力する必要がある。そこで、直接、プリチャージ電圧

を入力してもよいし、基準電圧生成回路3516において、プリチャージ電圧を生成して、それを入力するようにしてもよい。その場合は、図5に示すような回路を用いればよい。その時、図5における各々の電流源は、専用に配置してもよいし、リファレンス用電流源回路3514やデジタル電圧・アナログ電流変換回路3506などにおける電流源を共用して、利用してもよい。また、図5におけるプリチャージ回路(ダミートランジスタ)500A、500B、500C、500Dは、専用に配置してもよいし、画素配列3501などにおける電流源を共用して、利用してもよい。

[0166]

なお、信号線駆動回路やその一部は、画素配列3501と同一基板上に存在せず、 例えば、外付けの I C チップを用いて構成されることもある。

$[0 \ 1 \ 6 \ 7]$

なお、信号線駆動回路などの構成は、図35に限定されない。

[0168]

例えば、第1ラッチ回路3504や第2ラッチ回路3505が、アナログ値を保存できる回路である場合、第1ラッチ回路(LAT1)3504に、ビデオ信号(アナログ電流)が入力されることもある。また、その場合は、さらに、第2ラッチ回路3505が存在しない場合もある。

[0169]

次に、本発明を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。それらの電子機器の具体例を図36に示す。

[0170]

図36(A)は発光装置であり、筐体13001、支持台13002、表示部1

3003、スピーカー部13004、ビデオ入力端子13005等を含む。本発明は表示部13003を構成する電気回路に用いることができる。また本発明により、図36(A)に示す発光装置が完成される。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、発光装置は、パソコン用、TV放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。

[0171]

図36 (B) はデジタルスチルカメラであり、本体13101、表示部13102、受像部13103、操作キー13104、外部接続ポート13105、シャッター13106等を含む。本発明は、表示部13102を構成する電気回路に用いることができる。また本発明により、図36 (B) に示すデジタルスチルカメラが完成される。

[0172]

図36 (C) はノート型パーソナルコンピュータであり、本体13201、筐体13202、表示部13203、キーボード13204、外部接続ポート13205、ポインティングマウス13206等を含む。本発明は、表示部13203を構成する電気回路に用いることができる。また本発明により、図36 (C) に示す発光装置が完成される。

(0173)

図36(D)はモバイルコンピュータであり、本体13301、表示部13302、スイッチ13303、操作キー13304、赤外線ポート13305等を含む。本発明は、表示部13302を構成する電気回路に用いることができる。また本発明により、図36(D)に示すモバイルコンピュータが完成される。

[0174]

図36(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体13401、筐体13402、表示部A13403、表示部B13404、記録媒体(DVD等)読み込み部13405、操作キー13406、スピーカー部13407等を含む。表示部A13403は主として画像情報を表示し、表示部B13404は主として文字情報を表示するが、本発明は、表

示部A、B13403、13404を構成する電気回路に用いることができる。 なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。ま た本発明により、図36(E)に示すDVD再生装置が完成される。

[0175]

図36 (F) はゴーグル型ディスプレイ (ヘッドマウントディスプレイ) であり、本体13501、表示部13502、アーム部13503を含む。本発明は、表示部13502を構成する電気回路に用いることができる。また本発明により、図36 (F) に示すゴーグル型ディスプレイが完成される。

[0176]

図36 (G) はビデオカメラであり、本体13601、表示部13602、筐体13603、外部接続ポート13604、リモコン受信部13605、受像部13606、バッテリー13607、音声入力部13608、操作キー13609等を含む。本発明は、表示部13602を構成する電気回路に用いることができる。また本発明により、図36 (G) に示すビデオカメラが完成される。

$\{0177\}$

図36(H)は携帯電話であり、本体13701、筐体13702、表示部13703、音声入力部13704、音声出力部13705、操作キー13706、外部接続ポート13707、アンテナ13708等を含む。本発明は、表示部13703を構成する電気回路に用いることができる。なお、表示部13703は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明により、図36(H)に示す携帯電話が完成される。

[0178]

なお、将来的に発光材料の発光輝度が高くなれば、出力した画像情報を含む光 をレンズ等で拡大投影してフロント型若しくはリア型のプロジェクターに用いる。 ことも可能となる。

[0179]

また、上記電子機器はインターネットやCATV(ケーブルテレビ)などの電子通信回線を通じて配信された情報を表示することが多くなり、特に動画情報を表示する機会が増してきている。発光材料の応答速度は非常に高いため、発光装

置は動画表示に好ましい。

[0180]

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。

[0181]

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。またここで示した電子機器は、本発明において示したいずれの構成の半導体装置を用いても良い。

(0182)

【発明の効果】

以上、実施例に基づいて詳細に説明したように、本発明の電流駆動回路は信号電流を信号線に供給するに先だって信号線を所定電位にプリチャージするプリチャージ回路を設けているため、信号電流が小さくなっても信号の書き込み速度が遅くなってしまうという問題を解消することができる。

・【図面の簡単な説明】

【図1】

本発明に係る電流駆動回路の一実施例を示す図であり、(A)はその回路図、

(B) はプリチャージ動作を説明する図、(C) は電流入力時の動作を説明する図。

【図2】

本発明の電流駆動回路の他の実施例を示す図。

【図3】

本発明の電流駆動回路の更に他の実施例を示す図。

【図4】

本発明の電流駆動回路の更に他の実施例を示す図。

【図5】

図 4 の実施例におけるプリチャージ電圧 V_{p} 1 乃至 V_{p} 4 を自動的に作成するための回路構成を示す図。

【図6】

プリチャージ期間 T_b とプリチャージ期間終了後の信号電流の駆動対象回路への供給期間 T_a との関係を説明するための図。

【図7】

駆動対象回路を構成するトランジスタ $\mathbf{T}_{\mathbf{r}}$ 1の極性が \mathbf{p} 5 チャネル型に変更された場合の電流駆動回路を示す図。

【図8】

プリチャージ回路内のダミートランジスタ \mathbf{T}_{r2} を駆動対象回路内のトランジスタ \mathbf{T}_{r1} の極性と一致させ \mathbf{p} チャネル型に変更した場合の回路構成を示す図。

【図9】

電流駆動動作をプリチャージを行わない場合と比較して説明するための図。

【図10】

本発明の電流駆動回路を用いた表示装置の回路構成を示した図。

本発明に係る表示装置内の電流駆動回路の一実施例を示す図。

【図12】

本発明に係る表示装置内の電流駆動回路の他の実施例を示す図。

【図13】

本発明に係る表示装置の電流駆動回路の更に他の実施例を示す図。

【図14】

本発明に係る表示装置の電流駆動回路の更に他の実施例を示す図。

【図15】

ソースドライバ回路に本発明の電流駆動回路を組み込んだ場合の電流線上の電圧変化を示す特性図。

【図16】

本発明の電流駆動回路の動作原理を説明するための図。

【図17】

本発明に係る電流駆動回路の実施例を示す図。

【図18】

本発明の一実施例に係るアクティブマトリクス型表示装置の回路図。

【図19】

プリチャージ時の図18の回路の回路動作を説明するための図。

【図20】

信号電流書き込み時の図18の回路動作を説明するための図。

【図21】

本発明の他の実施例の回路構成を示す図。

【図22】

本発明の更に他の実施例の回路構成を示す図。

【図23】

本発明に使用されるソースフォロア回路の回路構成の一例を示す図。

【図24】

ディジタル階調回路方式の場合の本発明の回路構成を示した実施例。

【図25】

図24に示すディジタル階調方式の回路構成におけるプリチャージ回路を改良した図。

【図26】

図25に示す演算回路とメモリ回路の具体的構成を示した図。

【図27】

図26に示すメモリ回路を制御するメモリ制御信号と、メモリ回路を制御する ラッチパルスの制御信号とを示した図。

【図28】

図25に示すプリチャージ制御線 の制御動作を説明する図。

【図29】

アクティブマトリックス型表示装置の基本構成を示す図。

【図30】

従来のアクティブマトリックス型表示装置の一例を示す回路図。

【図31】

図30の回路動作を説明する図(その1)。

【図32】

図30の回路動作を説明する図(その2)。

【図33】

図30の回路動作を説明する図(その3)。

【図34】

本発明の電流駆動回路の他の実施例を示す図。

【図35】

本発明が適用される表示装置の構成を示す図。

【図36】

本発明が適用される電子機器の図。


【符号の説明】

- 20:信号線
- 30:電源線
- 50:駆動TFT
- 70:入力電流源
- 80:駆動素子
- 85:アンプ
- 100:画素回路
- 150:駆動対象回路
- 300:信号電流源
- 4 0 0 : 信号線
- 500:プリチャージ回路


【書類名】

図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】









【図20】




【図21】




【図22】




【図23】




【図24】




[図25]




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】



【図35】



【図36】





【書類名】 要約書

【要約】

【課題】 信号電流が小さな場合であっても信号の書き込み速度や素子駆動速度 を向上させることのできる電流駆動回路及びこれを用いた表示装置を提供する。

【解決手段】 駆動対象回路のノードに信号線を介して信号電流を供給する電流 駆動回路において、前記信号線を介して前記ノードにプリチャージ電圧を供給す るプリチャージ手段を設け、前記プリチャージ手段は、前記信号電流の供給に先 立って前記ノード及び前記信号線に前記プリチャージ電圧を供給する供給手段を 有する。

【選択図】 図1



出願人履歴情報

識別番号

[000153878]

1. 変更年月日 [変更理由]

更埋田」住 所氏 名

1990年 8月17日 新規登録 神奈川県厚木市長谷398番地 株式会社半導体エネルギー研究所